AM3352BZCZA100
Cechy
Do 1 GHz Sitara™ ARM® Cortex®
-A8 32-bitowy procesor RISC
– Koprocesor NEON™ SIMD
– 32 KB instrukcji L1 i 32 KB pamięci podręcznej danych z pojedynczym błędem
Wykrycie
– 256 KB pamięci podręcznej L2 z kodem korekcji błędów (ECC)
– 176 KB wbudowanej pamięci rozruchowej ROM
– 64 KB dedykowanej pamięci RAM
– Emulacja i debugowanie – JTAG
– Kontroler przerwań (do 128 żądań przerwań)
Pamięć wbudowana (wspólna pamięć RAM L3)
– 64 KB pamięci RAM kontrolera pamięci ogólnego przeznaczenia (OCMC).
– Dostępny dla wszystkich mistrzów
– Obsługuje retencję w celu szybkiego przebudzenia
Interfejsy pamięci zewnętrznej (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Kontroler
– mDDR: zegar 200 MHz (szybkość transmisji danych 400 MHz)
– DDR2: zegar 266 MHz (szybkość transmisji danych 532 MHz)
– DDR3: zegar 400 MHz (szybkość transmisji danych 800 MHz)
– DDR3L: zegar 400 MHz (szybkość transmisji danych 800 MHz)
– 16-bitowa magistrala danych
– 1 GB całkowitej adresowalnej przestrzeni
– Obsługuje konfiguracje jednego urządzenia pamięci x16 lub dwóch x8
– Kontroler pamięci ogólnego przeznaczenia (GPMC)
– Elastyczny 8-bitowy i 16-bitowy asynchroniczny interfejs pamięci z maksymalnie siedmioma wybranymi układami (NAND, NOR, Muxed-NOR, SRAM)
– Wykorzystuje kod BCH do obsługi 4-, 8- lub 16-bitowego ECC
– Wykorzystuje kod Hamminga do obsługi 1-bitowego ECC
– Moduł lokalizatora błędów (ELM)
– Używany w połączeniu z GPMC do lokalizowania adresów błędów danych z wielomianów syndromowych generowanych za pomocą algorytmu BCH
– Obsługa lokalizacji błędów 4-, 8- i 16-bitowych na 512-bajtowy blok w oparciu o algorytmy BCH
Podsystem programowalnych jednostek czasu rzeczywistego i podsystem komunikacji przemysłowej (PRU-ICSS)
– Obsługuje protokoły, takie jak EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ i inne
– Dwie programowalne jednostki czasu rzeczywistego (PRU)
– 32-bitowy procesor RISC do ładowania/zapisywania zdolny do pracy z częstotliwością 200 MHz
– 8 KB pamięci RAM instrukcji z wykrywaniem pojedynczych błędów (parzystość)
– 8 KB pamięci RAM z wykrywaniem pojedynczych błędów (parzystość)
– Jednocyklowy 32-bitowy mnożnik z 64-bitowym akumulatorem
– Ulepszony moduł GPIO zapewnia obsługę ShiftIn/Out i równoległy zatrzask sygnału zewnętrznego
– 12 KB współdzielonej pamięci RAM z wykrywaniem pojedynczych błędów (parzystość)
– Trzy 120-bajtowe banki rejestrów dostępne dla każdego PRU
– Kontroler przerwań (INTC) do obsługi zdarzeń wejściowych systemu
– Lokalna magistrala połączeniowa do łączenia wewnętrznych i zewnętrznych modułów nadrzędnych z zasobami wewnątrz PRU-ICSS
– Urządzenia peryferyjne wewnątrz PRU-ICSS:
– Jeden port UART z pinami Flow Control,
Obsługuje do 12 Mb/s
– Jeden moduł ulepszonego przechwytywania (eCAP).
– Dwa porty Ethernet MII obsługujące przemysł
Ethernet, taki jak EtherCAT
– Jeden port MDIO
Moduł zarządzania zasilaniem, resetowaniem i zegarem (PRCM).
– Kontroluje wejście i wyjście z trybu gotowości i głębokiego uśpienia
– Odpowiedzialny za sekwencjonowanie uśpienia, sekwencjonowanie wyłączania domeny mocy, sekwencjonowanie budzenia i sekwencjonowanie włączania domeny mocy
– Zegary
– Zintegrowana wysoka częstotliwość od 15 do 35 MHz
Oscylator używany do generowania zegara odniesienia dla różnych zegarów systemowych i peryferyjnych
- Obsługuje indywidualne włączanie i wyłączanie zegara
Kontrola podsystemów i urządzeń peryferyjnych do
Ułatwienie zmniejszenia zużycia energii
– Pięć ADPLL do generowania zegarów systemowych
(Podsystem MPU, interfejs DDR, USB i urządzenia peryferyjne [MMC i SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], zegar pikseli LCD)
